IBM a annoncé avoir développé la première puce au monde inférieure à 1 nanomètre, en utilisant sa nouvelle architecture « nanostack » pour créer une puce fonctionnelle mesurant 7 angströms (0,7 nm). Cette conception atteint le double de la densité de la précédente puce 2 nm d’IBM, incorporant près de 100 milliards de transistors dans une zone comparable à celle d’un ongle humain. La société affirme que cette puce peut offrir jusqu’à 50 % de performances en plus ou 70 % d’efficacité énergétique en plus par rapport à ses homologues de 2 nm.
Jay Gambetta, directeur d’IBM Research, a déclaré que la nouvelle architecture permettra une informatique nettement plus puissante sans augmentation proportionnelle de la consommation d’énergie. La conception « nanostack » utilise la technologie existante des transistors à nanofeuilles, permettant à IBM d’empiler et d’échelonner verticalement les transistors. Chaque transistor comprend trois éléments nanofeuilles d’une épaisseur d’environ cinq nanomètres, espacés d’environ neuf nanomètres. Chaque nanofeuille est constituée de 15 rangées d’atomes de silicium.
IBM prévoit qu’il faudra environ cinq ans pour que les puces nanostack atteignent la production de masse. Rapidus, un fabricant de puces japonais partenaire d’IBM, vise à commencer à produire des puces de 2 nm à grande échelle d’ici le second semestre 2027. IBM a indiqué qu’il fournirait plus de détails sur ses plans de commercialisation, soulignant que sa nouvelle technologie ouvre la voie à des progrès continus en matière d’efficacité et de puissance des puces pour au moins la prochaine décennie.
